


Soluzione della Prova Scritta

4 Febbraio 2010

- 1) Se $\phi_1=0$ e $\phi_2=1$ il latch 1 è trasparente mentre il latch 2 è in hold. Quando $\phi_1=\phi_2=1$ entrambi i latch sono in hold. Quindi il valore di D campionato dal circuito è quello in corrispondenza del fronte di salita di ϕ_1 . Nel caso in cui $\phi_1=1$ e $\phi_2=0$ il latch 1 è in hold mentre il latch 2 è trasparente. Di conseguenza il dato campionato viene portato all'uscita Q .

Si noti come la configurazione $\phi_1=\phi_2=0$ sia quella in cui si avrebbe la corsa critica. Questo viene evitato mediante l'uso di fasi senza *overlap*. Gli andamenti qualitativi delle fasi e delle tensioni ai diversi nodi corrispondenti al campionamento di $D=1$ quando il dato precedentemente memorizzato è $Q=0$ sono riportati in figura.



- 2) Il tempo di *set-up* t_{SU} è il tempo in cui il dato in ingresso deve rimanere stabile affinché venga campionato correttamente. In questo circuito il dato campionato deve propagarsi attraverso il transistor $M1$, i due invertitori I_1 e I_2 fino al transistor $M2$ affinché l'accensione di quest'ultimo riproponga sul nodo A il dato campionato. Ne risulta che $t_{SU}=t_{p,M1}+t_{p,I1}+t_{p,I2}$ dove $t_{p,M1}$ è il ritardo del pass-transistor $M1$ mentre $t_{p,I1}$ e $t_{p,I2}$ sono rispettivamente i ritardi dell'invertitore I_1 e I_2 .

Le capacità del circuito possono essere valutate nel seguente modo. La capacità di giunzione del transistor M_2 è :

$$C_{j,M2} = S_p L_{MIN} L_{SD} K_{eq} C_{j0} = 0.311 \text{ fF}$$

dove L_{SD} vale $2L_{MIN}$, mentre la componente parassita della capacità *gate-drain* vale:

$$C_{GDp,M2} = S_p L_{MIN} C_{GS0} = 0.216 \text{ fF}$$

Quindi la capacità prodotta dal transistor $M2$ è pari a

$$C_{p,M2} = C_{j,M2} + C_{GDp,M2} = 0.527 \text{ fF}$$

La capacità di ingresso degli invertitori vale invece semplicemente:

$$C_{inv} = S_n (1 + \varepsilon) C_M = 1.912 \text{ fF}$$

con $C_M = L_{MIN}^2 C_{ox} + 2L_{MIN}C_{GS0} = 0.637 \text{ fF}$.

I ritardi parziali risultano essere:

$$t_{p,M1} = \frac{2 C_{inv}}{S_p \beta'_p V_{DD}} F(|V_{T,p}|/V_{DD}) = 14.05 \text{ ps}$$

$$t_{p,I1} = \frac{2 C_{inv}}{S_n \beta'_n V_{DD}} F(V_{T,n}/V_{DD}) = 14.05 \text{ ps}$$

$$t_{p,I2} = \frac{2 C_{p,M2}}{S_p \beta'_p V_{DD}} F(|V_{T,p}|/V_{DD}) = 3.875 \text{ ps}$$

Quindi risulta che $t_{SU} = 31.98 \text{ ps}$.

3) Nelle condizioni indicate nel testo si ha che

$$t_{\phi-Q} = \Delta t_{\phi_1 \uparrow, \phi_2 \downarrow} + t_{p,M3} + t_{p,I3}$$

dove $\Delta t_{\phi_1 \uparrow, \phi_2 \downarrow} = 0.2T = 0.2 \text{ ns}$, e $t_{p,I3} = t_{p,I1} = 14.05 \text{ ps}$. Per il calcolo di $t_{p,M3}$ si noti che il transistorore M_3 è saturo per tutto il transitorio di scarica della capacità d'ingresso C_{inv} di I_3 . Il transitorio termina quando M_3 si spegne cioè quando $V_{GS} = -|V_{T,p}|$. Il transitorio è governato dalla equazione differenziale $-C_{inv}(dV_B/dt) = (\beta'_p S_p / 2)(V_B(t) - |V_{T,p}|)^2 = I_{M3}$ dove $V_B = -V_{GS}$ del transistorore M_3 . Per separazione di variabili si ottiene:

$$t_{p,M3} = \frac{2C_{inv}}{\beta'_p S_p} \left[\frac{1}{V_f - |V_{T,p}|} - \frac{1}{V_{in} - |V_{T,p}|} \right] = 79.1 \text{ ps}$$

dove la tensione iniziale del transitorio è $V_{in} = V_{DD}$ mentre quella finale si ottiene al 90% della escursione come $V_f = V_{DD} - 0.9(V_{DD} - |V_{T,p}|) = 0.495 \text{ V}$.

Risulta quindi $t_{\phi-Q} = 0.293 \text{ ns}$.